明細書

固体撮像装置およびカメラシステム

技術分野

[0001] 本発明は、固体撮像装置およびカメラシステムに関し、特にMOS型固体撮像装置 に代表されるX-Yアドレス型固体撮像装置およびこれを撮像デバイスとして用いたカ メラシステムに関するものである。

背景技術

[0002] X-Yアドレス型固体撮像装置、たとえばMOS型固体撮像装置として、単位画素が 3トランジスタからなり、この単位画素が行列状に多数配列されてなる構成のものが知 られている。

この場合の単位画素の構成を図1に示す。同図から明らかなように、単位画素100は、フォトダイオード(PD)101、転送トランジスタ102、増幅トランジスタ103およびリセットトランジスタ104を有する。

- [0003] 上記の画素構成を採るMOS型固体撮像装置では、行が非選択の期間はドレイン線105からリセットトランジスタ104を通してフローティングノードN101の電位を低レベル(以下、Lレベルと記す)にしておき、行を選択するときはフローティングノードN101の電位を高レベル(以下、Hレベルと記す)にする動作が行われる。
- [0004] このようなMOS型固体撮像装置では、リセットトランジスタ104はディプレッション型を用いている。これは、リセットトランジスタ104がオン時に、画素部の電源となるドレイン電圧とフローティングノード101の電位をバラツキなく一致させるためである。したがって、リセットトランジスタ104がオン時のフローティングノード電位は、ドレイン線の電位レベルに一致する。ドレイン線の電位レベルとして、具体的にはたとえばに特許文献1にあるように、Hレベルが電源電位VDDであり、Lレベルが0.4~0.7 Vになる(Lレベルが0Vであってもよい)。
- [0005] ここで、フローティングノードの電位について、選択行と非選択行についてそれぞれ 考える。
- [0006] まず、選択行の動作について考える。

ドレイン線がHレベルに設定された後、リセットトランジスタ、転送トランジスタを順次 オフ→オン→オフとし、リセット相電位とデータ相電位を出力する。相関2重サンプリング(CDS)回路を介してこの信号の差分を光信号として出力する。

データ相電位の取得に際して、フォトダイオードの電荷をフローティングノードへ転送すると、フローティングノード電位が低下する。

[0007] 次に、非選択行について考える。

リセットトランジスタおよび転送トランジスタの両方がオフ状態のままであり、ドレイン 線だけがHレベルとLレベルの値を繰りかえす。

特許文献1:特開2002-51263号公報

発明の開示

発明が解決しようとする課題

[0008] ところが、従来のMOS型固体撮像装置では、リセットトランジスタがディプレッション 構造を採用するために、リセットトランジスタがオフ状態(非選択行)においても、リーク電流によって、フローティングノード電位が上昇する(しきい値電圧Vthが-1Vのとき、フローティングノード電位は1V程度)。

一方、選択行においてデータ相のフローティングノード電位はリセット相のフローティングノード電位の電位に比べて低くなる。これが特に光量が大きい場合には電圧が大きく変化(低下)し、非選択行のフローティングノードとの電位差が小さくなる。

その結果、非選択行に対して高い電位に設定されるべき選択行からの電位信号を 読み取るものが、この電位差が明確でなくなるために、非選択行からのノイズが大きく なり、結果として、明るいシーンにおける縦筋が発生するという問題があった。

- [0009] また、同じくリセットトランジスタがディプレッション構造を採用することに起因して、ドレイン配線の駆動回路からは、リセットトランジスタを介してフローティングノードの容量成分の影響が見える。ドレイン配線が全画素共通に接続されている場合には、全画素のドレイン配線容量だけでなく、リセットトランジスタを介してフローティングノード容量を含めて充電をする必要が発生し、ドレイン線のドライバサイズの点からも、高速性の点からも問題となっていた。
- [0010] 本発明の目的は、非選択行からのノイズを小さくでき、明るいシーンにおける縦筋

の発生を抑止でき、また、リセットトランジスタを介してフローティングノード容量を含めて充電をする必要がなく、ドレイン線のドライバサイズの増大を防止でき、高速動作を確保できる固体撮像装置およびこれを撮像デバイスとして用いたカメラシステムを提供することにある。

課題を解決するための手段

- [0011] 上記目的を達成するため、本発明の第1の観点の固体撮像装置は、撮像領域内に 形成された複数の単位画素を有し、前記単位画素は、入射光量に応じて電荷を生 成する光電変換部と、前記光電変換部の信号をフローティングノードに転送する転 送トランジスタと、前記フローティングノードの信号を信号線に出力する増幅トランジス タと、前記フローティングノードをリセットするリセットトランジスタとを有し、前記リセット トランジスタのゲート電極に供給される複数の電位の少なくとも1つが、負電位である
- [0012] 本発明の第2の観点の固体撮像装置は、撮像領域内に形成された複数の単位画素を有し、前記単位画素は、入射光量に応じて電荷を生成する光電変換部と、前記光電変換部の信号をフローティングノードに転送する転送トランジスタと、前記フローティングノードの信号を信号線に出力する増幅トランジスタと、前記フローティングノードをリセットするリセットトランジスタと、前記リセットトランジスタのゲート電極に3種類以上の電位を供給可能な手段とを有する。
- [0013] 好適には、前記リセットトランジスタのゲート電極に供給する少なくとも3種類以上の 電位のうち少なくとも1種類の電位の電圧が負電位である。
- [0014] 好適には、前記リセットトランジスタをオン状態からオフ状態にする際のゲート電位 を、正のハイレベル電源電位から、グランドレベル電源電位を経て、負電源電位に設 定可能な手段を有する。
- [0015] また、好適には、プリチャージ相およびデータ相のサンプルホールドの両方のタイミングで、前記リセットトランジスタのゲート電位がグランド電位に設定されている。 また、好適には、この選択画素の前記リセットトランジスタのゲート電位がグランド電位に設定されている期間、非選択の画素のリセットトランジスタのゲート電位は負電位である

[0016] 好適には、前記信号線を経由して出力された信号を処理するチップを有する。

- [0017] 本発明の第3の観点のカメラシステムは、単位画素が、入射光量に応じて電荷を生成する光電変換部と、前記光電変換部の信号をフローティングノードに転送する転送トランジスタと、前記フローティングノードの信号を信号線に出力する増幅トランジスタと、前記フローティングノードをリセットするリセットトランジスタとを有し、前記リセットトランジスタのゲート電極に供給される複数の電位の少なくとも1つが、負電位である固体撮像装置と、前記固体撮像装置の撮像部に入射光を導く光学系と、前記固体撮像装置の出力信号を処理する信号処理回路とを有する。
- [0018] 本発明の第4の観点のカメラシステムは、単位画素が、入射光量に応じて電荷を生成する光電変換部と、前記光電変換部の信号をフローティングノードに転送する転送トランジスタと、前記フローティングノードの信号を信号線に出力する増幅トランジスタと、前記フローティングノードをリセットするリセットトランジスタと、前記リセットトランジスタのゲート電極に3種類以上の電位を供給可能な手段とを有する固体撮像装置と、前記固体撮像装置の撮像部に入射光を導く光学系と、前記固体撮像装置の出力信号を処理する信号処理回路とを有する。
- [0019] 本発明によれば、非選択時のリセットトランジスタのゲート電極に負電位を印加する 。これにより、共通ドレイン電源の立ち上がり時間が、ディプレッション型のリセットト ランジスタを介したフローティングノード容量の影響を受けることがなくなる。

また、本発明によれば、リセットトランジスタのゲート電圧を電源電位、グランド電位、 負電源電位の3値により制御する。

たとえば、リセットトランジスタをオン→オフする際のゲート電極の電圧を、電源電位から負電源電位に直接的にゲート電位を変化させる代わりに、電源電位から一度グランド電位に保持し、グランド電位に充放電を一度行った後、負電源電位に電位を設定する。

発明の効果

[0020] 本発明によれば、非選択行からのノイズを小さくでき、明るいシーンにおける縦筋の 発生を抑止できる。

また、リセットトランジスタを介してフローティングノード容量を含めて充電をする必要

がなく、ドレイン線のドライバサイズの増大を防止でき、高速動作を確保できる利点が ある。

図面の簡単な説明

[0021] [図1]従来技術の課題を説明するための単位画素の構成図である。

[図2]本発明の一実施形態に係るたとえばMOS型固体撮像装置の構成例を示す回路図である。

[図3]リセットトランジスタのゲート電圧をVRST+(プラス側)で動作させた場合の、選択行および非選択行におけるリセットトランジスタのゲート電位、転送トランジスタのゲート電位、転送トランジスタのゲート電位、共通ドレイン電源電位、フローティングノード電位を示す図である。

[図4]リセットトランジスタのゲート電圧をVRST+(プラス側)とVRST-(マイナス側) の2値で動作させた場合の、選択行および非選択行におけるリセットトランジスタのゲート電位、転送トランジスタのゲート電位、共通ドレイン電源電位、フローティングノード電位を示す図である。

[図5]リセットトランジスタのゲート電圧を3値駆動する方法を説明するための図である

[図6]リセットトランジスタのゲート電圧を3値駆動する方法を説明するための図であって、負電位を利用しつつプリチャージ相とデータ相のサンプルホールドがグランド電位に設定する方法を説明するための図である。

[図7]リセットトランジスタをオフにする際に、グランドレベルを経由して負電位とする方法と、サンプルホールドのタイミングをグランドレベルとする方法を複合した方法を説明するための図である。

[図8]本発明に係るカメラシステムの構成の一例を示すブロック図である。

符号の説明

[0022] 10…単位画素、11…フォトダイオード、12…転送トランジスタ、13…増幅トランジスタ、14…リセットトランジスタ、22…垂直信号線、23…ドレイン線、24…リセット線、25 …Vシフトレジスタ、26…P型MOSトランジスタ、31…サンプルホールド/CDS回路、32…水平信号線、34…Hシフトレジスタ。

発明を実施するための最良の形態

- [0023] 以下、本発明の実施の形態について図面を参照して詳細に説明する。
- [0024] 図2は、本発明の一実施形態に係るたとえばMOS型固体撮像装置の構成例を示す回路図である。なお、MOS型固体撮像装置では、多数の単位画素が行列状に配列されることになるが、ここでは、図面の簡略化のために、2行×2列の画素配列として描いている。
- [0025] 図2において、単位画素10は、光電変換部を形成する、たとえばフォトダイオード1 1以外に、転送トランジスタ12、増幅トランジスタ13およびリセットトランジスタ14の3 つのN型MOSトランジスタを有する3トランジスタ構成となっている。
- [0026] この画素構成において、フォトダイオード11は、入射光をその光量に応じた電荷量 の信号電荷(たとえば、電子)に光電変換して蓄積する。
- [0027] 転送トランジスタ12は、フォトダイオード11のカソードとフローティングノードN11と の間に接続され、ゲートが垂直選択線21に接続されており、導通(オン)することによってフォトダイオード11に蓄積されている信号電荷をフローティングノードN11に転送する機能を持っている。
- [0028] 増幅トランジスタ13は、垂直信号線22と電源Vddとの間に接続され、ゲートがフローティングノードN11に接続されており、フローティングノードN11の電位を垂直信号線22に出力する機能を持っている。
 - リセットトランジスタ14は、ドレイン(一方の主電極)がドレイン線(配線)23に、ソース (他方の主電極)がフローティングノードN11に、ゲートがリセット線24にそれぞれ接 続されており、フローティングノードN11の電位をリセットする機能を持っている。
- [0029] この単位画素10が行列状に配置されてなる画素領域(撮像領域)において、垂直選択線21、ドレイン線23およびリセット線24の3本の線は、画素配列の各行ごとに水平(H)方向(図の左右方向)に配線されており、垂直信号線22は各列ごとに垂直(V)方向(図の上下方向)に配線されている。
 - そして、垂直選択線21、ドレイン線23およびリセット線24は、垂直駆動回路(VDR V)を構成するVシフトレジスタ(VSFR)25によって駆動される。
- [0030] 垂直選択線21およびリセット線24は、Vシフトレジスタ25の垂直選択パルスTおよびリセットパルスRを出力する各出力端に各行ごとに直接接続されている。ドレイン線

23は、Vシフトレジスタ25のリセット電圧出力端に対して各行ごとにP型MOSトランジスタ26を介して接続されている。P型MOSトランジスタ26のゲートは接地されている

[0031] 本実施形態においては、Vシフトレジスタ25は、ドレイン線23を通してリセットトランジスタ14を3値(4値以上であってもよい)で駆動することにより、選択行と非選択行のフローティングノードND11の電位に電位差を設け、2つの選択行と非選択行の動作が明確にする。

たとえば本実施形態においては、リセットトランジスタ14のゲート電極に供給する電 位の1つが、少なくとも負電位である。

また、たとえば、Vシフトレジスタ25は、リセットトランジスタ14のゲート電極に供給する少なくとも3種類以上の電位のうち少なくとも1種類の電位の電圧が負電位として供給する。

また、Vシフトレジスタ25は、リセットトランジスタ14をオン状態からオフ状態にする 際のゲート電位を、正のハイレベル電源電位から、グランドレベル電源電位を経て、 負電源電位に設定することが可能である。

また、本実施形態においては、プリチャージ相およびデータ相のサンプルホールド の両方のタイミングで、リセットトランジスタ14のゲート電位がグランド電位に設定され ている。

そして、Vシフトレジスタ25は、選択画素のリセットトランジスタ14のゲート電位がグランド電位に設定されている期間、非選択の画素のリセットトランジスタ14のゲート電位は負電位とする。

- [0032] このリセットトランジスタ14の駆動動作については後でさらに詳述する。
- [0033] 上記画素領域の垂直方向(図中の上下方向)に一方側において、各列ごとに、垂 直信号線22の一端とグランドとの間にN型MOSトランジスタからなる負荷トランジスタ 27が接続されている。この負荷トランジスタ27は、そのゲートがロード(Load)線28に 接続されて定電流源の役目をする。
- [0034] 画素領域の垂直方向の他方側において、垂直信号線22の他端には、N型MOSトランジスタからなるサンプルホールド(SH)スイッチ29の一端(一方の主電極)が接続

されている。このサンプルホールドスイッチ29の制御端(ゲート)はSH線30に接続されている。

[0035] サンプルホールドスイッチ29の他端(他方の主電極)には、サンプルホールド(SH) /CDS(Correlated Double Sampling)回路31の入力端が接続されている。

サンプルホールド/CDS回路31は、垂直信号線22の電位Vsigをサンプルホールドし、相関二重サンプリング(CDS)を行う回路である。

ここで、相関二重サンプリングとは、時系列で入力される2つの電圧信号をサンプリングしてその差分を出力する処理を言う。

[0036] サンプルホールド/CDS回路31の出力端と水平信号線32との間には、N型MOSトランジスタからなる水平選択スイッチ33が接続されている。

この水平選択スイッチ33の制御端(ゲート)には、水平駆動回路(HDRV)を構成するHシフトレジスタ(HSFR)34から水平走査時に順次出力される水平走査パルスH(H1, H2, …)が与えられる。

[0037] 水平走査パルスHが与えられ、水平選択スイッチ33がオンすることで、サンプルホールド/CDS回路31で相関二重サンプリング(CDS)された信号が水平選択スイッチ33を通して水平信号線32に読み出される。

この読み出された信号Hsigは、水平信号線35の一端に接続された出力アンプ35を通して出力端子36から出力信号Voutとして導出される。

[0038] 以下に、本実施形態における、リセットトランジスタ14の駆動電位(ゲート電位)の幾つかの設定方法、並びにそれらの効果について、従来回路との比較を含めて説明する。

[0039] (設定方法1)

この方法では、非選択時のリセットトランジスタ14のゲート電極に負電位を印加できるようにすることで、従来の課題を解決することができる。

図3(A)〜(G)および図4(A)〜(G)は、リセットトランジスタのゲート電圧をVRST + (プラス側)とVRST-(マイナス側)の2値で動作させた場合の、選択行および非選択行におけるリセットトランジスタのゲート電位(RST線)V24、転送トランジスタ12のゲート電位(TR線)V21、共通ドレイン電源電位V23、フローティングノード電位VN

11を示す図である。

図3(A)〜(G)がリセットトランジスタのゲート電圧をVRST+(プラス側)で動作させた場合、図4(A)〜(G)が本実施形態に係るリセットトランジスタのゲート電圧をVRS T-(マイナス側)で動作させた場合を示す。

また、図において、比較のために、従来どおり(リセット・トランジスタのゲート電圧を VRST+(プラス側)とVRSTO(ゼロ電位))の2値動作におけるフローティングノード 電位もあわせて示す。

[0040] 従来回路では、図3(A)〜(G)に示すように、共通ドレイン電源の立ち上がり時間は 1が、ディプレッション型のリセットトランジスタ14を介したフローティングノード容量の 影響を受け、長いものとなっていた。

ところが、本実施形態に係る方法によれば、図4(A)〜(G)に示すように、ディプレッション型リセットトランジスタ14を用いた場合においても、そのリセットトランジスタ14を介した電気的な接続が小さく抑えられる。

このために、共通ドレイン電源の立ち上がり時間t1が短くなる。または、ドレイン電源のドライバのサイズが小さくなる。これにより、高速動作と低チップサイズ化を実現できる。

[0041] また、従来回路では、図3(A)〜(G)に示すように、非選択行のフローティングノード電位は、ディプレッション型のリセットトランジスタを介したリークの影響により、共通ドレイン電源の影響を受けてデータ相のサンプリング時間において上昇し、選択行と非選択行の電位差が小さくなる方向へ作用していた。

ところが、本実施形態に係る方法によれば、図4(A)〜(G)に示すように、ディプレッション型のリセットトランジスタ14を介した電気的な結合を抑えられるために、非選択行のフローティングノード電位が共通ドレイン線の電位に伴って変動(上昇)しない

したがって、データ相のサンプリングのタイミングにおいて選択行と非選択行のフローティングノード電位の差異を明確にすることができる。

その結果として、光量が大きいときにも飽和たて筋の発生を抑制させることができる

[0042] (設定方法2)

この方法では、リセットトランジスタ14のゲート電圧を電源電位(たとえば、3V)、グランド電位(0V)、負電源電位(たとえば、-1V)の3値を制御する機能を搭載することで、従来の課題を解決することができる。

[0043] 前述したように、MOS型固体撮像装置ではリセットトランジスタとしてはディプレッション型を用いている。これにより、リセットトランジスタがオン時にそのリセットバラツキを 低減できるメリットがある。

一方、このとき、第1に非選択行と選択行のフローティングノード電位の差異が明確でなくなること、第2に共通ドレイン電源の立場からは、高速性およびチップサイズの問題があった。

そこで、本実施形態においては、非選択行のリセットトランジスタのLレベル電位を 負電位に設定する。

[0044] MOS型固体撮像装置に負電位を供給するためには、外部電源から供給する方法 と、内部回路で負電位を発生させる方法の2種類が考えられる。

従来のリセットトランジスタのゲートの振幅(電源電位とグランド電位の振幅)に比べて、上記方法による負電位を用いる場合にはその振幅が大きくなるために、回路の 充放電の電荷量が大きく、各電位発生回路(または電源)に負担がかかるおそれが ある。

また、そのために負電位を内部生成する回路では、振幅分だけの電荷供給能力を 大きくする必要があり、そのためにチップサイズが増大する。

特に、内部回路で発生させる負電源の場合には、発生電位に回路ノイズが重畳する。負電源電位の供給先であるリセットトランジスタ14のゲートは、フローティングノードN11と容量結合しているために、負電源電位の変動がそのままセンサ・ノイズとなって現れる。

- [0045] これらの問題を解決するために、本実施形態においては、リセットトランジスタ14の ゲート電圧を電源電位(たとえば3V)、グランド電位(OV)、負電源電位(たとえば、-1V)の3値を制御する機能を搭載する。
- [0046] たとえば、図5(A)〜(G)に示すように、電荷供給能力の問題については、リセットト

ランジスタ14のゲート電位を3値駆動することにより負電源発生回路の負担を低減できる。

これまでは、リセットトランジスタをオン→オフする際のゲート電極の電圧は、電源電 位から負電源電位に直接的にゲート電位を変化させていた。

本実施形態に係る3値駆動機能を可能にすることにより、電源電位から一度グランド電位に保持し、グランド電位に充放電を一度行った後、負電源電位に電位を設定する機能を搭載することで、先の問題を解決することができる。

簡単には、電源電位が3V、グランド電位を0V、負電源電位を−1Vとすると、以下 の効果を得ることができる。

従来の電源電位から負電源電位にダイレクトに電圧変化する場合には、回路容量をC[F]とすると、その充放電電荷量はQ=C(V1-V2)=4Cとなり、負電源発生回路には4Cの負担が発生する。

一方、グランド電位を一度経由する場合には、負電源発生回路が引き抜くのに必要な電位差は1Vだから充放電電荷量は1Cになり、従来の方法の4分の1の負担に低減される。

[0047] また、内部回路で発生させる負電源の場合には、発生電位に回路ノイズが重畳する。負電源電位の供給先であるリセットトランジスタ14のゲートはフローティングノード N11と容量結合しているために、負電源電位の変動がそのままセンサ・ノイズとなって現れる。

ところで、内部回路にて生成する負電源電位の変動に対して、グランド電位の電位 変動は小さい。

これを利用して、たとえば図6(A)〜(G)に示すように、選択行において、プリチャージ相およびデータ相のサンプル・ホールドのタイミング期間にグランド電位にリセット・トランジスタのゲート電極電位を固定する(非選択行のリセット・トランジスタのゲート電位は常に負電位に固定される)。

これにより、負電位への変化回数が少なくなるため、負電荷の供給負担が低減されるだけでなく、負電源発生回路の電位変動によるフローティングノード電位の容量結合性の変動によるノイズ影響が抑えられる。

さらに、リセットゲートを選択行はOV、非選択行は負電位とすることで、選択行と非 選択行のフローティングノード電位に必ず有為な差がつくので、明るいシーンにおい ても、縦筋を防止することができる。

- [0048] さらにまた、たとえば図7(A)〜(G)に示すように、図5(A)〜(G)に関連つ付けた 方法と図6(A)〜(G)に関連付けた方法、すなわち、リセットトランジスタ14をオフに する際に、グランドレベル(0)を経由して負電位とする方法と、サンプルホールドのタイミングをグランドレベルとする方法を複合した駆動によれば、さらに2つの効果が同時に得られる。
- [0049] 次に、上記構成の本実施形態に係るMOS型固体撮像装置の動作例について、説明する。ここでは、図2の左下の画素に着目して説明するものとし、一例としてリセットトランジスタ14のゲート電圧を電源電位(たとえば、3V)、グランド電位(OV)、負電源電位(たとえば、-1V)の3値を制御する方法を採用する場合を例として説明する。
- [0050] 先ず、非選択時は、フローティングノードN11の電位は0.5Vとなっている。このとき 、Vシフトレジスタ25からリセット電圧B1として電源電圧dd、たとえば3.0Vが出力さ れておりドレイン線23の電位も電源電圧Vddになっている。
- [0051] ロード線28に与えるロード(Load)信号をたとえば1. 0Vとし、次にVシフトレジスタ 25からHレベルのリセット信号R1を出力する。すると、リセットトランジスタ14が導通 するため、フローティングノードN11はリセットトランジスタ14を通してドレイン線23と つながり、その電位がリセットトランジスタ14のチャネル電圧で決まるHレベル、たとえば2. 5Vにリセットされる。これにより、増幅トランジスタ13のゲート電位も2. 5Vとなる
- [0052] 垂直信号線22の電位Vsig1は、垂直信号線22につながる複数の画素の増幅トランジスタのうち最もゲート電圧の高いものによって決まり、その結果、フローティングノードN11の電位によって垂直信号線22の電位Vsig1が決まる。具体的には、増幅トランジスタ13が負荷トランジスタ27とソースフォロアを形成し、その出力電圧が画素電位Vsig1として垂直信号線22上に現れる。このときの電位Vsig1がリセットレベルの電圧となる。このリセットレベルの電圧は、サンプルホールドスイッチ29を通してサンプルホールド/CDS回路31に入力される。

- [0053] 次に、Vシフトレジスタ25から出力される垂直選択パルスT1をHレベルにする。すると、転送トランジスタ12が導通し、フォトダイオード11で光電変換され、蓄積された信号電荷(本例では、電子)をフローティングノードN11に転送する(読み出す)。これにより、増幅トランジスタ13のゲート電位が、フォトダイオード11からフローティングノードN11に読み出された信号電荷の信号量に応じて負の方向に変化し、それに応じて垂直信号線22の電位Vsig1も変化する。
- [0054] このときの電位Vsig1が本来の信号レベルの電圧となる。この信号レベルの電圧は、サンプルホールドスイッチ29を通してサンプルホールド/CDS回路31に入力される。そして、サンプルホールド/CDS回路31では、先のリセットレベルの電圧と今回の信号レベルの電圧との差分をとり、この差分電圧を保持する処理が行われる。
- [0055] 次に、Vシフトレジスタ25から出力されるリセット電圧B1をOVにする。このとき、ドレイン線23を通して画素10に与えられるリセット電圧B1'はOVではなく、P型MOSトランジスタのチャネル電圧で決まり、たとえば0.5Vになる。

その状態において、Vシフトレジスタ25からHレベルのリセット信号R1を出力すると、リセットトランジスタ14が導通するため、フローティングノードN11はリセットトランジスタ14を通してドレイン線23とつながり、その電位がドレイン線23の電位、即ち0.5Vになり、画素10が非選択の状態に復帰する。

このとき、リセットトランジスタ14のゲートには、リセット線24を通してリセットトランジスタ14をオン→オフする際に、電源電位3Vから負電源電位に直接的にゲート電位を変化させるのではなく、電源電位から一度グランド電位0Vに保持し、グランド電位に充放電を一度行った後、負電源電位に電位-1Vに設定する。これにより、負電源発生回路が引き抜くのに必要な電位差は1Vとなり、充放電電荷量が少なくなり回路の負担が低減される。

[0056] この非選択状態では、フローティングノードN11の電位が0Vではなく0.5Vなので、転送トランジスタ12を通して電子がフォトダイオード11にリークすることが防止される。ここで、フローティングノードN11の電位が0.5Vとなるのは、Vシフトレジスタ25のリセット電圧出力端とドレイン線23との間に接続されたP型MOSトランジスタ26の作用による。

[0057] 上述した一連の動作で1行目の画素が全て同時に駆動され、1行分の信号がサンプルホールド/CDS回路31に同時に保持(記憶)される。その後、フォトダイオード11での光電変換(露光)および光電子の蓄積期間に入る。

そして、この光電子蓄積期間にHシフトレジスタ34が水平走査の動作を開始し、水平走査パルスH1, H2, …を順次出力する。これにより、水平選択スイッチ33が順次導通し、サンプルホールド/CDS回路31に保持されていた信号を順に水平信号線32に導出する。

- [0058] 同様の動作を次には2行目の画素について行えば、2行目の画素の画素信号が読み出される。以降、Vシフトレジスタ25で順次垂直走査することによって全ての行の画素信号を読み出すことができ、また各行ごとにHシフトレジスタ34で順次水平走査することによって全画素の信号を読み出すことができる。
- [0059] 上述したように、単位画素10が転送トランジスタ12、増幅トランジスタ13およびリセットトランジスタ14を有する3トランジスタ構成のMOS型固体撮像装置において、リセットトランジスタ14のゲート電圧を電源電位(たとえば3V)、グランド電位(0V)、負電源電位(たとえば、-1V)の3値により制御するようにしたので、非選択行からのノイズを小さくでき、明るいシーンにおける縦筋の発生を抑止できる。

また、リセットトランジスタを介してフローティングノード容量を含めて充電をする必要がなく、ドレイン線のドライバサイズの増大を防止でき、高速動作を確保できる利点がある。

- [0060] 図8は、本発明に係るカメラシステムの構成の概略を示すブロック図である。 本カメラシステム40は、撮像デバイス41と、この撮像デバイス41の画素領域に入射 光を導く光学系、たとえば入射光(像光)を撮像面上に結像させるレンズ42と、撮像 デバイス41を駆動する駆動回路43と、撮像デバイス41の出力信号を処理する信号 処理回路44などを有する構成となっている。
- [0061] このカメラシステムにおいて、撮像デバイス41として、上記実施形態に係る固体撮像装置、即ち単位画素10がフォトダイオード11の外に、転送トランジスタ12、増幅トランジスタ13およびリセットトランジスタ14を有する3トランジスタ構成で、かつリセットトランジスタのゲート電極に供給する電位の1つが、少なくとも負電位であり、あるいは

リセットトランジスタのゲート電極に3種類以上の電位を供給可能な構成を有するMO S型固体撮像装置が用いられる。

- [0062] 駆動回路43は、図2におけるVシフトレジスタ25やHシフトレジスタ34を駆動するスタートパルスやクロックパルスを含む各種のタイミング信号を発生するタイミングジェネレータ(図示せず)を有し、先述した動作例で説明した駆動を実現すべく、撮像デバイス(MOS型固体撮像装置)41を駆動する。信号処理回路44は、MOS型固体撮像装置41の出力信号Voutに対して種々の信号処理を施して映像信号として出力する。
- [0063] このように、本カメラシステムによれば、先述した実施形態に係るMOS型固体撮像装置を撮像デバイス41として用いることにより、当該MOS型固体撮像装置が非選択行からのノイズを小さくでき、明るいシーンにおける縦筋の発生を抑止でき、また、リセットトランジスタを介してフローティングノード容量を含めて充電をする必要がなく、ドレイン線のドライバサイズの増大を防止でき、高速動作を確保できることから、小回路規模・低消費電力にて雑音の少ない、高画質の撮像画像を得ることができる。
- [0064] なお、本発明の固定撮像装置は、1チップとして形成された固体撮像装置であっても、複数のチップの集合体として形成されたモジュールタイプの固定撮像装置であってもよい。複数チップの集合体として形成された固体撮像装置である場合、撮像を行うセンサチップ、デジタル信号処理を行う信号処理チップなどに分かれて形成され、さらに、光学系を含むこともある。

産業上の利用可能性

[0065] 本発明は、非選択行からのノイズを小さくでき、明るいシーンにおける縦筋の発生を 抑止でき、また、リセットトランジスタを介してフローティングノード容量を含めて充電を する必要がなく、ドレイン線のドライバサイズの増大を防止でき、高速動作を確保でき ることから、デジタルカメラ、ビデオカメラ等の電子機器に適用可能である。

請求の範囲

[1] 撮像領域内に形成された複数の単位画素を有し、

前記単位画素は、

入射光量に応じて電荷を生成する光電変換部と、

前記光電変換部の信号をフローティングノードに転送する転送トランジスタと、

前記フローティングノードの信号を信号線に出力する増幅トランジスタと、

前記フローティングノードをリセットするリセットトランジスタとを有し、

前記リセットトランジスタのゲート電極に供給される複数の電位の少なくとも1つが、

負電位である

固体撮像装置。

[2] 単位画素が、

入射光量に応じて電荷を生成する光電変換部と、

前記光電変換部の信号をフローティングノードに転送する転送トランジスタと、

前記フローティングノードの信号を信号線に出力する増幅トランジスタと、

前記フローティングノードをリセットするリセットトランジスタと、

前記リセットトランジスタのゲート電極に3種類以上の電位を供給可能な手段と

を有する固体撮像装置。

[3] 前記リセットトランジスタのゲート電極に供給する少なくとも3種類以上の電位のうち 少なくとも1種類の電位の電圧が負電位である

請求項2記載の固体撮像装置。

[4] 前記リセットトランジスタをオン状態からオフ状態にする際のゲート電位を、正のハイレベル電源電位から、グランドレベル電源電位を経て、負電源電位に設定可能な手段を有する

請求項3記載の固体撮像装置。

請求項3記載の固体撮像装置。

- [5] プリチャージ相およびデータ相のサンプルホールドの両方のタイミングで、前記リセットトランジスタのゲート電位がグランド電位に設定されている
- [6] 選択画素の前記リセットトランジスタのゲート電位がグランド電位に設定されている

期間、非選択の画素のリセットトランジスタのゲート電位は負電位である 請求項5記載の固体撮像装置。

- [7] 前記信号線を経由して出力された信号を処理するチップを有する 請求項1記載の固定撮像装置。
- [8] 撮像領域内に形成された複数の単位画素を有し、

前記単位画素は、入射光量に応じて電荷を生成する光電変換部と、前記光電変換部の信号をフローティングノードに転送する転送トランジスタと、前記フローティングノードの信号を信号線に出力する増幅トランジスタと、前記フローティングノードをリセットするリセットトランジスタとを有し、前記リセットトランジスタのゲート電極に供給される複数の電位の少なくとも1つが、負電位である固体撮像装置と、


前記固体撮像装置の撮像部に入射光を導く光学系と、 前記固体撮像装置の出力信号を処理する信号処理回路と を有するカメラシステム。

[9] 単位画素が、入射光量に応じて電荷を生成する光電変換部と、前記光電変換部の信号をフローティングノードに転送する転送トランジスタと、前記フローティングノードの信号を信号線に出力する増幅トランジスタと、前記フローティングノードをリセットするリセットトランジスタと、前記リセットトランジスタのゲート電極に3種類以上の電位を供給可能な手段とを有する固体撮像装置と、

前記固体撮像装置の撮像部に入射光を導く光学系と、 前記固体撮像装置の出力信号を処理する信号処理回路と を有するカメラシステム。 WO 2005/027511 PCT/JP2004/013552

[図1]


FIG. 1




WO 2005/027511 PCT/JP2004/013552 2/8

[図2]


FIG. 2




[図3]




[図4]




[図5]



[図6]




[図7]



WO 2005/027511 PCT/JP2004/013552 8/8

[図8]

FIG. 8



INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/013552

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ H04N5/335				
According to International Patent Classification (IPC) or to both national classification and IPC				
B. FIELDS SEA				
Minimum docum Int.Cl7	entation searched (classification system followed by class H04N5/30-5/335	ification symbols)		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2004 Kokai Jitsuyo Shinan Koho 1971-2004 Jitsuyo Shinan Toroku Koho 1996-2004				
Electronic data b	ase consulted during the international search (name of dat	ta base and, where præcticable, search te	rms used)	
C. DOCUMEN	ITS CONSIDERED TO BE RELEVANT			
Category*	Citation of document, with indication, where appr		Relevant to claim No.	
X A	JP 2000-92392 A (Toshiba Corp 31 March, 2000 (31.03.00), Par. Nos. [0014] to [0027]; Fi (Family: none)		1-3,6-9 4	
X Y	JP 2003-230055 A (Sony Corp.) 15 August, 2003 (15.08.03), Par. Nos. [0026] to [0029]; F: (Family: none)		1,7,8 2,3,6,9	
Y .	JP 2003-234959 A (Fujitsu Ltd 22 August, 2003 (22.08.03), Par. Nos. [0030] to [0034]; F: & US 2003/25817 A1	•	2,3,6,9	
× Further	ocuments are listed in the continuation of Box C.	See patent family annex.		
Special categories of cited documents: "T" "A" document defining the general state of the art which is not considered to be of particular relevance		"T" later document published after the in date and not in conflict with the appli the principle or theory underlying the	ication but cited to understand	
filing date	der application or patent but published on or after the international g date "X" document of particular relevance; the claimed invention can considered novel or cannot be considered to involve an interpretable decrease.		sidered to involve an inventive	
cited to e	which may throw doubts on priority claim(s) or which is stablish the publication date of another citation or other uson (as specified)	"Y" document of particular relevance; the	e claimed invention cannot be	
"O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed		combined with one or more other such being obvious to a person skilled in to document member of the same patern	the art	
Date of the actual completion of the international search 14 December, 2004 (14.12.04)		Date of mailing of the international se	arch report (11.01.05)	
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer		
Facsimile No.		Telephone No.		

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/013552

	DOCUMENTS CONSIDERED TO BE RELEVANT	
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
· A	JP 2002-217397 A (Sony Corp.), 02 August, 2002 (02.08.02), Full text; Figs. 1 to 11 & EP 1223623 A2 & US 2002/109160 A1	1-4,6-9
А	JP 7-95829 B2 (Toshiba Corp.), 11 October, 1995 (11.10.95), Full text; Figs. 2 to 4 & EP 352767 A2 & US 5012344 A1	1-4,6-9
A	JP 2002-237584 A (Matsushita Electric Industrial Co., Ltd.), 23 August, 2002 (23.08.02), Full text; Figs. 1 to 6 (Family: none)	1-4,6-9
A	JP 2000-175107 A (NEC Corp.), 23 June, 2000 (23.06.00), Full text; Figs. 1 to 8 & US 6690000 B1	1-4,6-9
A	JP 2000-244818 A (Sharp Corp.), 08 September, 2000 (08.09.00), Full text; Figs. 1 to 9 & GB 2347212 A	1-4,6-9

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/013552

Box No. II	Observations where certain claims were found unsearchable (Continuation of item 2 of first sneet)
1. Claims	al search report has not been established in respect of certain claims under Article 17(2)(a) for the following reasons: s Nos.: se they relate to subject matter not required to be searched by this Authority, namely:
becau extent	as Nos.: 5 se they relate to parts of the international application that do not comply with the prescribed requirements to such an that no meaningful international search can be carried out, specifically: ning of "the precharge phase" is unclear because it is not explained ently in the Description. Accordingly, no international search can ormed.
	ns Nos.: use they are dependent claims and are not drafted in accordance with the second and third sentences of Rule 6.4(a).
Box No. III	Observations where unity of invention is lacking (Continuation of item 3 of first sheet)
This Internation	onal Searching Authority found multiple inventions in this international application, as follows:
2. As a any 3. As a	all required additional search fees were timely paid by the applicant, this international search report covers all searchable ms. all searchable claims could be searched without effort justifying an additional fee, this Authority did not invite payment of additional fee. only some of the required additional search fees were timely paid by the applicant, this international search report covers y those claims for which fees were paid, specifically claims Nos.:
4. No res	required additional search fees were timely paid by the applicant. Consequently, this international search report is tricted to the invention first mentioned in the claims; it is covered by claims Nos.:
Remark on	Protest The additional search fees were accompanied by the applicant's protest. No protest accompanied the payment of additional search fees.

A. 発明の属する分野の分類(国際特許分類(IPC)) Int. Cl ⁷ H04N 5/335		·
B. 調査を行った分野 調査を行った最小限資料 (国際特許分類 (IPC)) Int. Cl ⁷ H04N 5/30- 5/335		
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2004年 日本国登録実用新案公報 1994-2004年 日本国実用新案登録公報 1996-2004年		
国際調査で使用した電子データベース(データベースの名称、	調査に使用した用語)	
C. 関連すると認められる文献	·	
引用文献の カテゴリー* 引用文献名 及び一部の箇所が関連すると	きけ、その関連する倍配の表示	関連する 請求の範囲の番号
X JP 2000-92392 A (株 2000.03.31, 段落【001 A 2 (ファミリーなし) X JP 2003-230055 A	k式会社東芝) 4】-【0027】,図1-	1-3, 6-9 4 1, 7, 8
Y 2003.08.15,段落【002 12 (ファミリーなし)	26】—【0029】,図9,	2, 3, 6, 9
区 C欄の続きにも文献が列挙されている。	□ パテントファミリーに関する別	J紙を参照。
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献「P」国際出願日前で、かつ優先権の主張の基礎となる出願	の日の後に公表された文献 「T」国際出願日又は優先日後に公表 出願と矛盾するものではなく、 の理解のために引用するもの 「X」特に関連のある文献であって、 の新規性又は進歩性がないと考 「Y」特に関連のある文献であって、 上の文献との、当業者にとって よって進歩性がないと考えられ 「&」同一パテントファミリー文献	発明の原理又は理論 当該文献のみで発明 えられるもの 当該文献と他の1以 自明である組合せに
国際調査を完了した日 14.12.2004	国際調査報告の発送日 11.1.	2005
国際調査機関の名称及びあて先 日本国特許庁(ISA/JP)	特許庁審査官(権限のある職員) 徳田 賢二	5P 9654
郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	電話番号 03-3581-1101	内線 3502

C (続き). 引用文献の	関連すると認められる文献	関連する
カテゴリー*		請求の範囲の番号
Y	JP 2003-234959 A (富士通株式会社) 2003.08.22,段落【0030】-【0034】,図1- 3 & US 2003/25817 A1	2, 3, 6, 9
A .	JP 2002-217397 A (ソニー株式会社) 2002.08.02,全文,図1-11 & EP 1223623 A2 & US 2002/109160 A1	1-4, 6-9
. A	JP 7-95829 B2 (株式会社東芝) 1995.10.11,全文,図2-4 & EP 352767 A2 & US 5012344 A1	1-4, 6-9
A	JP 2002-237584 A (松下電器産業株式会社) 2002.08.23,全文,図1-6 (ファミリーなし)	1-4, 6-9
A .	JP 2000-175107 A (日本電気株式会社) 2000.06.23,全文,図1-8 & US 6690000 B1	1-4, 6-9
A	JP 2000-244818 A (シャープ株式会社) 2000.09.08,全文,図1-9 & GB 2347212 A	1-4, 6-9

第Ⅱ欄 請求の範囲の一部の調査ができないときの意見 (第1ページの2の続き) 法第8条第3項 (PCT17条(2)(a)) の規定により、この国際調査報告は次の理由により請求の範囲の一部について作 成しなかった。
1.
2. 図 請求の範囲 ち は、有意義な国際調査をすることができる程度まで所定の要件を満たしていない国際出願の部分に係るものである。つまり、「プリチャージ相」のタイミングとは如何なるタイミングを示すものであるのか、明細書を参照しても、非常に不明瞭であり、国際調査ができない。
3. □ 請求の範囲は、従属請求の範囲であってPCT規則6.4(a)の第2文及び第3文の規定に 従って記載されていない。
第Ⅲ欄 発明の単一性が欠如しているときの意見(第1ページの3の続き)
次に述べるようにこの国際出願に二以上の発明があるとこの国際調査機関は認めた。
1. 出願人が必要な追加調査手数料をすべて期間内に納付したので、この国際調査報告は、すべての調査可能な請求 の範囲について作成した。
2. □ 追加調査手数料を要求するまでもなく、すべての調査可能な請求の範囲について調査することができたので、追 加調査手数料の納付を求めなかった。
3. 出願人が必要な追加調査手数料を一部のみしか期間内に納付しなかったので、この国際調査報告は、手数料の新付のあった次の請求の範囲のみについて作成した。
4. □ 出願人が必要な追加調査手数料を期間内に納付しなかったので、この国際調査報告は、請求の範囲の最初に記載されている発明に係る次の請求の範囲について作成した。
追加調査手数料の異議の申立てに関する注意 □ 追加調査手数料の納付と共に出願人から異議申立てがあった。 □ 追加調査手数料の納付と共に出願人から異議申立てがなかった。